ADC，也即数模转换转换器。

对于ADC，小编在往期文章中有所介绍，如管道ADC的优缺点、流水线ADC结构分析等。

为增进大家对ADC的认识，本文将对ADC外围电路设计方法予以介绍。

如果你对ADC，抑或是对本文即将阐述的内容具有兴趣，不妨继续往下阅读哦。

在使用ADC芯片时，由于ADC的型号多样化，其性能各有局限性，所以为了使ADC能够适应现场需要以及满足后继电路的要求，必需对ADC的外围电路进行设计。

ADC外围电路的设计通常包括模拟电路、数字电路和电源电路的设计。

一、模拟电路设计1.1前置放大器电路的设计市场上除了少数的ADC本身带有放大电路外，多数ADC都不具备此结构，而一般模/数转换系统的模拟输入信号是比较小的，因此通常需要使用模拟放大器，来提升输入电压。

模拟放大器一般选用集成运算放大器、仪表放大器或隔离放大器等。

使用模拟放大器时要着重考虑放大器的带宽和精度，当选择运算放大器时，其带宽和精度都应当优于所选择的ADC。

模拟放大器不仅能放大模拟输入信号，而且还具有阻抗变化的作用。

对于输入电阻比较小的ADC，而信号源的内阻又比较大时，需要选用高输入阻抗、低输出阻抗的放大器，有时也可以加接电压跟随器，以提高输入阻抗，从而达到匹配的目的。

1.2采样保持电路的设计采样保持电路可以使ADC转换器在转换期间保持电压不变，因此对于没有采样保持电路的ADC，必需在模拟输入之前加接采样保持电路。

在选用采样保持器时，要注重捕获时间和顶级率的选择，因为它们直接关系到模/数转换系统的整体性能。

捕获时间实质就是采样保持器的采样阶段所需的时间，它要与ADC的转换时间合理配合，过大则影响ADC的转换速率，过小则容易产生功能混乱或数据丢失等现象。

在ADC进行转换的过程中，采样保持电路进入保持阶段。

通常采样保持电路是靠电容来进行电压保持的，由于电容和采样开关中漏电流以及保持电路中偏置电流的影响，使保持的模拟电压随时间的延续而有所下降（或上升），其下降的速率就是采样保持电路的顶级率。

顶级率过大就会影响转换精度。

顶级率和捕获时间不但与采样保持电路有关，而且还与外接的保持电容有关，增大电容时，可以减小顶级率，但捕获时间将增大，因此需要全面考虑。

对于模拟输入电压变化缓慢的系统，可以不使用采样保持电路，一般模拟输入电压变化不超过1/2LSB时，就可不用。

1.3多路开关的设计多路开关也是ADC的主要外围设备之一。

设计时需要注意以下问题：实际中，部分ADC的输入电阻较小，而模拟多路开关并不是理想开关，其导通电阻较大，因此ADC与模拟多路开关之间的阻抗并不匹配，这将影响整个系统的运行精度，因此不容忽视，这时可在多路开关与ADC之间加接高输入阻抗的电压跟随器;此外模拟多路开关存在漏电流，而且各路开关是并联的，当开关的路数较多时，漏电流就不能忽视，这时可采用分级模拟开关来解决这个问题;在多通道的数据采集系统中，当通道切换时，模拟电压将产生阶跃变化，这时应等阶跃变化稳定后，再让采样保持电路进入采样阶段;具有分级流水结构的ADC和∑-△型的ADC，其输出的数据是滞后的，因此需要全面考虑转换器外围电路所需的稳定时间以及ADC对多路开关的阶跃变化所需的响应时间等。

二、数字外围电路的设计ADC的输出是数字电路，它与后继电路相连接所需要的数据线可以分为并行接口和串行接口两种型式。

2.1并行接口电路的设计绝大多数ADC的数据输出都具备并行接口，可以很方便地与下级电路（微处理器等）的数据总线相连接，数据传送速度快。

ADC的数据总线常用的有8位和16位，但一般10～16位的ADC既能与16位的接口方式与16位的微控制器直接相连，又能以8位接口方式与8位微控制器相连。

并行接口除了并行的数据线外，还需要许多控制信号线和状态信号线，如启动转换信号线、读/写信号线、片选信号线等。

由于各种ADC的芯片各不相同，所以在设计时，必须弄清具体型号的各信号定义、时序以及使用微控制器的总线时序，从而才能设计出满足时序要求的接口电路。

2.2串行接口电路的设计串行接口只需要1根双向数据线、或者2条传输方向相反的数据线和少量的控制线。

这样能大大地减少芯片的引脚数目，进而简化了整机的布线。

实际中多数微型控制器都有串行接口，这样给串行数据输出的ADC使用提供了便利的条件，不过这种传输方式速度慢、效率低，但随着芯片工作频率的提高，串行传输速率也得到了改善。

常见的串行接口有通用异步接收/发送器、串行外围接口和I2C总线等，设计时应根据具体情况采取相应的方式。